基于FPGA的RISC_CPU设计开题报告

 2022-12-12 11:47:49

1. 研究目的与意义

研究背景:随着微电子技术的发展,具有性能高,功耗低,体积小等优点的嵌入式处理系统越来越多的应用到通信产品、消费类智能产品和机械控制产品中 。随着数字通信和工业控制领域的高速发展,要求专用集成电路( ASIC) 的功能越来越强, 功耗越来越低, 生产周期越来越短,这些都对芯片设计提出了巨大的挑战, 传统的芯片设计方法已经不能适应复杂的应用需求了。So C( System on a Chip) 以其高集成度,低功耗等优点越来越受欢迎。开发人员不必从单个逻辑门开始去设计 ASIC,而是应用己有 IC 芯片的功能模块,称为核( core),或知识产权( IP) 宏单元进行快速设计, 效率大为提高。CPU 的 IP 核是 So C 技术的核心,开发出具有自主知识产权的 CPU IP 核对我国在电子技术方面跟上世界先进的步伐, 提高信息产业在世界上的核心竟争力有重大意义。精简指令集计算机 RISC (Reduced InstructionSetComputer) 是针对复杂指令集计算机 CISC(Complex In-structionSet Computer) 提出的,具备如下特征 1) 一个有限的简单的指令集; 2) 强调寄存器的使用或 CPU 配备大量的能用的寄存器; 3) 强调对指令流水线的使用。

研究目的:随着数字通信和工业控制领域的高速发展, 要求专用集成电路( ASIC) 的功能越来越强, 功耗越来越低, 生产周期越来越短, 这些都对芯片设计提出了巨大的挑战, 传统的芯片设计方法已经不能适应复杂的应用需求了。So C( System on a Chip) 以其高集成度, 低功耗等优点越来越受欢迎。1980年Patterson和Ditzel首先提出了精简指令集计算机(RISC,Reduced InstructionSetComputer)的概念,另觅提高计算机性能的途径。作为一种新型的计算机系统结构,RISC具有简单的指令集,指令少、指令码等长,寻址方式少、指令功能简单;强调寄存器的使用,CPU配备大量的通用寄存器(常称为寄存器文件 register file)以编译技术优化寄存器的使用;强调对指令流水线的优化,采用超标量和超级流水线。通过简化指令系统使控制器结构简化,进而提高指令执行速度。RISC技术的复杂性在于软件,在于编译程序的编写与优化。目前,RISC处理器产品主要用在工程工作站、嵌入式控制器和超级小型计算机上。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

2. 研究内容与预期目标

主要研究内容:

1. 精简指令集计算机 RISC (Reduced Instruction SetComputer)的指令集、CPU架构等。确定CPU的系统架构;

2. 从整体上可将CPU分为八个基本的部件: 时钟发生器、指令寄存器、累加器、RISC CPU 算术逻辑运算单元、数据控制器、状态控制器、程序控制器、程序计数器、地址多路器;

3. 数据处理指令: 数据处理指令完成寄存器中数据的算术和逻辑操作, 其他指令只是传送数据和控制程序执行的顺序;

4.CPU设计完成之后进行逻辑仿真验证。

预期目标:

1设计并实现CPU数字系统硬件架构系统;

2 采用verilog语言设计CPU基本功能;

3. 基于EDA开发平台,完成各模块综合与仿真及CPU系统功能测试;

3. 研究方法与步骤

3.本课题拟采用的研究方法、步骤

1使用EDA软件进行系统进行设计;

2使用仿真工具进行逻辑功能仿真;

3对整体进行综合仿真,验证。

4. 参考文献

4.本课题主要参考文献

[1]周屹.基于ARM7指令集的嵌入式CPU设计[D].北京工业大学,2005.

[2] 何惊昱. 16位RISC处理器的设计和FPGA实现[D].兰州大学,2015.

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

5. 工作计划

(1)2月20日~3月1日:收集资料,熟悉基本知识,掌握毕设基本设计原理。

(2)3月2日~3月20日:把握整体方案,深入研究设计原理,撰写开题报告。

(3)3月20日~4月10日:巩固设计方法,开展各个功能模块的具体设计,完成毕设初步设计。

(4)4月11日~4月30日:进一步完善设计内容,进行功能仿真实验。

(5)5月1日~5月30日:继续完善整体设计和仿真测试,并着手撰写论文

(6)5月31日~6月10日:完善论文,准备毕业答辩。

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文开题报告,课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。